为了制造这种芯片，研究人员将利用相对较新的、有前途的二维(2D)材料，并将它们与单片3D (M3D)集成实践相结合。
根据摩尔定律，微芯片上的晶体管数量大约每两年翻一番。而且，沐鸣代理由于微型化和性能方面的进步，这一公理自1965年以来就一直适用，当时英特尔联合创始人戈登•摩尔(Gordon Moore)首次基于英特尔芯片制造的新兴趋势发表了这一声明。
然而，集成电路(IC)正面临着物理极限，这使得摩尔定律过时了——在一个密集的集成电路中，元件在相互干扰或失去功能之前，只能变得如此之小，如此紧密地挤在一起。
“除了基本的物理限制晶体管特征尺寸的比例低于几纳米,有重大挑战方面减少功耗,以及证明IC制造的发生的成本,“Kaustav Banerjee说,电气和计算机工程教授,加州大学圣芭芭拉分校。他说，因此，我们所依赖的那些性能不断提高、功能更加强大的设备——电脑、智能手机、互联网设备——也将达到极限。
虽然Banerjee在2014年的一篇文章中首次披露了将2D材料和3D集成实践相结合的想法，但他的纳电子学研究实验室对这项技术的更详细的评估研究现在已经发表在IEEE电子设备协会期刊上。
“二维材料可以用原子尺度稳定的单层的形式- 0.5厚度对石墨烯纳米或5埃(导体)和hexagonal-boron-nitride(绝缘体),和2 d ~ 6.5埃过渡金属dichalcogenides(半导体)如二硫化钼(监理)或tungsten-disulphide /联硒化物(WS2 / WSe2),”巴纳吉说。
“此外，由于其分层的特性，它们提供了相对没有缺陷的原始表面，并且在平面方向上是极佳的热导体。”所有这些性能，以及在预制设备上直接合成这些材料的可能性，都比市场上已有的传统3D集成电路或M3D与传统电子材料的集成提供了前所未有的优势。”
延长摩尔定律
根据Banerjee小组的研究，传统半导体材料在其理想的电子性能开始衰退之前的厚度是有限的。
Banerjee说:“由于表面粗糙度引起的电子散射增加，导致普通半导体材料(如Si)的迁移率迅速下降，因此厚度标度在几纳米以下变得很有挑战性。”“事实上，在~ 1nm以下，像Si或Ge这样的传统材料可能不具有热力学稳定性。”
另一方面，原子薄而稳定的二维材料，如石墨烯、六方氮化硼(h-BN)和过渡金属二卤代烃(MoS2、WS2、WSe2等)，具有高度的空间效率和厚度。此外，由于其分层的性质和原始的界面，二维半导体表现出相当高的流动性和对表面缺陷的免疫力，根据论文。
此外，2D材料往往比传统材料更灵活，这使它们成为最先进的电子应用的理想选择，如柔性显示器。同时，与堆叠的3D材料相比，堆叠的2D材料还可以最小化层间信号延迟、热阻，并减少潜在的过热。
根据研究人员的说法，通过选择特定的2D材料并将它们堆叠起来，单片3D不仅节省了芯片上宝贵的空间，而且还允许根据材料的组合电子特性进行配置。
“例如,由于atomically-thin垂直维度的二维材料,并精心设计inter-tier静电学与石墨烯屏蔽层也受益于增强散热,积极扩展的层厚度可以实现sub-μm,”巴纳吉说。“与传统的3D集成相比，这样的扩展可以使集成密度提高10倍以上，与传统的M3D集成相比，这样的扩展可以使集成密度提高150%以上，还有很大的改进空间。”
“因此，2D材料可以帮助实现集成电子的最终密度缩放——横向和纵向——这可以为全球半导体行业带来一个前所未有的创新和经济增长的时代，”他补充说。
未来的“芯片城市”
与许多有潜力成为主流技术的创新一样，要为大规模生产铺平道路也面临着挑战。对于单片3D设备，挑战在于能够在相对较低的温度(低于500摄氏度)下制造这些组件，以避免对位于较低层的预制设备的降解和损害、电磁干扰和散热。
去年，Banerjee的团队演示了一种CMOS兼容的石墨烯合成方法，该方法基本上解决了石墨烯的低温和无转移合成难题。他的实验室也在进行类似的工作，以在低温下直接在晶片上合成其他2D材料。
“此外，还需要仔细的设计来屏蔽产生的电磁波，以免影响相邻层或邻近层上设备的运行，沐鸣总代理”该研究的第一作者蒋俊凯说。研究人员指出，通过在层之间使用薄的石墨烯屏蔽层(最好掺杂以增强电磁屏蔽效果)，即使垂直层按比例缩小，也可以防止干扰。
在散热方面，材料本身的厚度有利于让热量从密集堆积的组件有效地消散。合著者Kamyar Parto是Banerjee实验室的一名成员，他评论说:“与硅等传统的薄化材料相比，2D材料具有更高的平面内导热系数，这有助于快速的横向热传输，从而降低了任何热点形成的风险。”
他补充说:“最终，我们设想通过2D材料实现不同类型的集成设备和技术，实现世界上最高、密度最大的‘芯片城市’，并实现前所未有的性能、存储容量和能源效率。”